Cet article présente brièvement la structure et les caractéristiques techniques des processeurs de la série ARM, compare l'ARM7 et l'ARM9, présente ensuite la structure et les caractéristiques de l'ARM9, et enfin construit une passerelle vocale IP en utilisant l'ARM9E-S et le système d'exploitation uC/OS-II.
Avec le développement rapide de la technologie de la téléphonie IP, la méthode de mise en œuvre de la téléphonie IP passe de PC à PC à téléphone à téléphone. Dans la méthode de mise en œuvre de téléphone à téléphone, une passerelle de téléphonie IP est nécessaire pour connecter le RTPC et l'internet. Par conséquent, la passerelle de téléphonie IP est devenue l'un des sujets brûlants de la recherche actuelle dans le domaine de l'informatique et des communications. Aujourd'hui, chaque entreprise utilise de nombreuses méthodes pour rechercher et mettre en œuvre une passerelle de téléphonie IP, mais elles utilisent toutes leur propre matériel de traitement. Comparé à d'autres processeurs, l'ARM présente les caractéristiques suivantes : taille réduite, faible consommation, faible coût, fonctions puissantes et jeu d'instructions double 16/32 bits. En raison de ses fonctions exceptionnelles, l'ARM est le processeur préféré dans divers domaines. La combinaison du processeur ARM et de la passerelle vocale est également devenue un nouveau domaine de recherche.
Les noyaux ARM sont divisés en catégories telles que ARM7, ARM9, ARM10 et StrongARM. Chaque catégorie peut être divisée en plusieurs catégories.
En raison des différentes exigences des utilisateurs, quatre modules de performance interne peuvent être sélectionnés pour correspondre à la production. Ces quatre modules sont représentés respectivement par T, D, M et I. T : signifie Thumb (Pouce), le jeu d'instructions de seize bits est étendu à trente-deux. D : signifie Debug. Ce noyau adopte un mode testable pour faciliter l'installation et le débogage. M : signifie Multiplicateur, qui est une arme magique de 8 bits. I : signifie Embedded ICE Logic, qui facilite la mise en œuvre des circuits logiques.
Le mode ARM7 est un pipeline à trois niveaux ARMV4T ; le mode ARM9 est un pipeline à cinq niveaux ARMV4T ; le mode ARM10 est un pipeline à six niveaux ARMV5T ; ARM1020T utilise la structure MMU ARM1OTDMI 32KI&D Caches, une horloge 30OMHz, une consommation d'énergie de 1W (alimentation 2.OV) ou 00mW (alimentation 1.5 V), peut être utilisé dans une variété de systèmes d'exploitation commerciaux. Le processeur StrongARM adopte la structure de pipeline à cinq niveaux de l'ARMV4T.
Les noyaux ARM sont divisés en catégories telles que ARM7, ARM9, ARM10 et StrongARM. Chaque catégorie peut être divisée en plusieurs catégories.
En raison des différentes exigences des utilisateurs, quatre modules de performance interne peuvent être sélectionnés pour correspondre à la production. Ces quatre modules sont représentés respectivement par T, D, M et I. T : signifie Thumb (Pouce), le jeu d'instructions de seize bits est étendu à trente-deux. D : signifie Debug. Ce noyau adopte un mode testable pour faciliter l'installation et le débogage. M : signifie Multiplicateur, qui est une arme magique de 8 bits. I : signifie Embedded ICE Logic, qui facilite la mise en œuvre des circuits logiques.
Le mode ARM7 est un pipeline à trois niveaux ARMV4T ; le mode ARM9 est un pipeline à cinq niveaux ARMV4T ; le mode ARM10 est un pipeline à six niveaux ARMV5T ; ARM1020T utilise la structure MMU ARM1OTDMI 32KI&D Caches, une horloge 30OMHz, une consommation d'énergie de 1W (alimentation 2.OV) ou 00mW (alimentation 1.5 V), peut être utilisé dans une variété de systèmes d'exploitation commerciaux. Le processeur StrongARM adopte la structure de pipeline à cinq niveaux de l'ARMV4T.
L'ARM9 adopte une nouvelle méthode de mise en œuvre, utilisant des transistors intensifs.
Ces valeurs sont plus de trois fois supérieures à celles des processeurs ARM7. L'augmentation de la fréquence d'horloge et la réduction du cycle d'exécution des instructions permettent d'obtenir les effets susmentionnés. Le processeur ARM7 utilise un pipeline à 3 étapes, tandis que l'ARM9 utilise un pipeline à 5 étapes. Les implémentations de niveau supérieur augmentent la fréquence d'horloge et améliorent le traitement parallèle. Avec la même technologie de traitement, la fréquence d'horloge du processeur ARM9TDMI est 1,8~2,2 fois supérieure à celle de l'ARM7TDMI.
L'augmentation de la puissance du processeur est attribuée à l'amélioration du cycle d'instructions. La superposition des instructions entraîne une augmentation de la taille des capacités, ce qui est encore le cas dans le code. Les langages de premier niveau peuvent améliorer les capacités de plus de 30%. L'amélioration la plus significative du temps de cycle des instructions concerne les deux LOADS et STORES. Le temps d'exécution de ce code a été réduit de plus de 30% entre ARM7 et ARM9. La structure interne des deux premiers processeurs étant différente, le temps de cycle est réduit.Passerelle industrielle
(1) Le code et les ports d'entrée et de sortie de l'ARM9 sont séparés, ce qui permet au processeur d'extraire les instructions et de lire et écrire les codes en même temps. En revanche, l'ARM7 n'a que des ports d'entrée et de sortie, et il doit extraire des instructions et lire et écrire du code en même temps.
(2) La ligne d'assemblage de cinquième niveau apporte un dispositif de mémoire séparé et une sortie à la ligne d'assemblage, qui peut lire le dispositif de mémoire et entrer les données de sortie dans la zone de stockage temporaire.
Les deux aspects ci-dessus prévoient un temps de répétition continu pour compléter les codes d'opération LOADS et STORES.