Dieses Papier stellt die interne Datenübertragungsarchitektur des regionalen Stabilitätskontrollgeräts vor und erläutert die entsprechenden Maßnahmen, die in jeder Verbindung unter dem Gesichtspunkt der Verbesserung der Zuverlässigkeit der Datenübertragung ergriffen wurden. Dazu gehören vor allem das verbesserte Design der Dual-Port-RAM-bezogenen Programme auf der GPS-Schnittstellenkarte und der analogen Datenerfassungskarte, die Anwendung von FIFO, die Verwendung komplexer programmierbarer Logikbausteine (CPLD) zur Implementierung der Datenerfassungslogiksteuerung und der zyklischen Redundanzprüfung (CRC) sowie das Design des ARCnet-Netzwerks auf der Anwendungsschicht des Netzwerkkommunikationsprotokolls. Diese Maßnahmen sind im Prinzip einfach und leicht zu implementieren. Theoretische Analysen und gezielte Experimente zeigen, dass sie die Zuverlässigkeit der Datenübertragung wirksam verbessern können.
Die regionale Stabilität Steuergerät kann die Stabilitätsgrenze des Systems wirksam verbessern, indem es Informationen zwischen verschiedenen Knotenpunkten des Stromnetzes austauscht und an verschiedenen Stellen je nach Betriebsart und Fehlerbedingungen des gesamten Netzes entsprechende Steuerungsmaßnahmen ergreift. Das Gerät wurde im März 1997 in drei Umspannwerken und zwei Kraftwerken des östlichen Heilongjiang-Stromnetzes in Betrieb genommen. Ohne größere Veränderungen in der Netzstruktur konnte es den langfristigen sicheren Betrieb des östlichen Stromnetzes unter hohen Stabilitätsgrenzwerten gewährleisten und das Problem des Strommangels im östlichen Kraftwerk entschärfen.
Während des Langzeitbetriebs des Geräts ist aus den Datenaufzeichnungsdateien des Host-Computers ersichtlich, dass die Zuverlässigkeit der Datenübertragung innerhalb des Geräts weiter verbessert werden muss. Dies äußert sich vor allem in: ① Die vom unteren Computer hochgeladenen Datenpakete gehen verloren; ② In einigen Datenpaketen sind offensichtlich schlechte Daten enthalten (die Abweichung vom tatsächlichen Wert ist zu groß). Die Zuverlässigkeit der Datenübertragung ist ein wichtiger Bestandteil der allgemeinen Funktionssicherheit des Stabilitätskontrollgeräts. In einigen extremen Fällen kann der Verlust oder die fehlerhafte Übertragung von Datennachrichten über einen längeren Zeitraum (z. B. mehr als 10 aufeinanderfolgende Zyklen) dazu führen, dass das Gerät den aktuellen Status des Stromnetzes falsch einschätzt und sogar eine Fehlfunktion verursacht.
Dieser Artikel geht von der internen Datenübertragungsarchitektur des regionalen Stabilitätskontrollgeräts aus, analysiert mögliche Probleme in den einzelnen Gliedern der Datenübertragung und schlägt eine Reihe entsprechender Maßnahmen zur Lösung dieser Probleme vor und setzt sie um.
Datenübertragungssystem
Das regionale Stabilitätskontrollgerät hat eine hierarchische Struktur aus oberen und unteren Rechnern, um eine flexible Konfiguration zu ermöglichen und den Anforderungen verschiedener Anwendungen gerecht zu werden. Die Netzwerkkommunikation zwischen den oberen und unteren Rechnern wird über die ARCnet-Netzwerkkarte realisiert. Der untere Rechner ist ein industrieller STD-Bus mit einer Master-Slave-CPU-Struktur. Nur der Master-Prozessor V40 kann den Bus steuern und auf Busressourcen zugreifen. Die Prozessoren können als intelligente E/A auf dem Bus betrachtet werden, sie führen nur einige spezifische Funktionen aus und nehmen nicht an Entscheidungen auf Systemebene teil.
Das interne Datenübertragungssystem des regionalen Stabilitätskontrollgeräts ist in Abbildung 1 dargestellt. Die Übertragungsstrecke, über die die von jeder Steckkarte des Nebenrechners gesammelten Analog- und Schaltdaten an den Speicher des Hauptrechners gesendet werden, umfasst im Wesentlichen Folgendes: ① Die Hauptsteuerungsprozessorkarte V40 und die GPS-Schnittstellenkarte tauschen Status- und Zeitinformationen über Dual-Port-RAM aus; ② Die Karte V40 erhält die gesammelten analogen und digitalen Daten von der A/D-Wandlerkarte und der Schalteingangskarte über die E/A-Port-Response-Methode; ⑧ Die Kommunikation zwischen den oberen und unteren Computern wird über das industrielle Token-Netzwerk ARCnet realisiert.
Datenübertragung der GPS-Schnittstellenkarte
Die zwischen der Hauptsteuerungsprozessorplatine V40 und dem Mikrocontroller auf der GPS-Schnittstellenkarte ausgetauschten Daten umfassen hauptsächlich: ① Nützliche Zeit- und Statusinformationen, die aus den Kommunikationsmeldungen des GPS-Empfängers gewonnen werden. Diese Informationen werden als Zeitmarken zu den durch synchrone Erfassung erhaltenen analogen Größen hinzugefügt. und Schaltdatenmeldungen; ② Befehls- und Statusbytes, um einen koordinierten Betrieb der Master-Slave-CPU-Struktur sicherzustellen.
Der Datenaustausch zwischen den Master- und Slave-CPUs ist häufig, und die Zeitplanung ist komplex und veränderbar. Der Dual-Port-RAM DS1609 der Firma Dallas wurde als Datenpuffer und Speicher ausgewählt. Die GPS-Schnittstellenkarte kann durch die Dual-Port-RAM-Methode indirekt an der Entscheidungsfindung auf Systemebene des unteren Computers teilnehmen. Aufbau der DS1609-Hardware
Es ist einfach und leicht zu implementieren, aber die Anforderungen an die entsprechende Softwareprogrammierung sind relativ hoch. Der Grund dafür ist, dass beide Seiten gleichzeitig auf die Speichereinheit zugreifen können, der Chip selbst aber keine Hardware-Logik zur Arbitrierung von Zugriffskonflikten bietet. Potenzielle Zugriffskonflikte müssen durch Software-Designmethoden vermieden werden. Andernfalls kann es zu Lese-/Schreibkonflikten und Schreib-/Schreibkonflikten für dieselbe Adresse kommen, was zu Fehllesungen von Daten, Unsicherheiten beim Dateninhalt und anderen Problemen führt. Auf der GPS-Schnittstellenkarte führt dieser Zugriffskonflikt direkt dazu, dass die Hauptsteuerungsprozessorkarte V40 fehlerhafte Daten erhält, was zu einem “Pseudoverlust” von Datenpaketen führt, d. h. das Datenpaket wurde tatsächlich auf den Host-Computer hochgeladen, kann aber aufgrund des Fehlers im Header-Flag-Bit vom Host-Computer nicht erkannt werden, so dass die Daten nicht effektiv genutzt werden können.
Die verbesserte GPS-Schnittstellenkarte nutzt die Idee der “Mailbox-Methode” und kombiniert den tatsächlichen Datenverkehr und die Flussrichtung, um Dual-Port-RAM-bezogene Programme zu entwickeln. Die wichtigsten Design-Ideen der “Mailbox-Methode” sind: ① Die Mailbox selbst kann sicherstellen, dass es keine Lese-/Schreibkonflikte und Schreib-/Schreibkonflikte gibt. Dies kann durch die Abfrage des Inhalts eines Paares von Mailbox-Flag-Speichern erreicht werden. In besonderen Fällen kann es auch durch einen einzigen Speicher realisiert werden; ② Die Mailbox ist ein Zeichen für den Lese- und Schreibstatus auf beiden Seiten des Speicherabschnitts. Diese Information kann zur Vermeidung verschiedener möglicher Konflikte verwendet werden.
Bei der Verwendung der “Mailbox-Methode” zur Entwicklung eines Dual-Port-RAM-Programms ist Folgendes zu beachten: ① Vor der Erlangung der Schreibberechtigung für eine bestimmte Speichereinheit sollte die entsprechende Mailbox abgefragt werden, und die Schreibberechtigung sollte sofort nach Abschluss der Schreiboperation einer bestimmten Speichereinheit freigegeben werden; ② Der Standard-Dual-Port-RAM Eine bestimmte Seite hat eine höhere Priorität, um die Schreibberechtigung zu erhalten. Die Seite mit der niedrigeren Priorität muss den Merkerspeicher ⒉-mal abfragen, um das Schreibrecht zu erhalten (die beiden Abfrageverzögerungen werden entsprechend der tatsächlichen Geschwindigkeit der Master- und Slave-CPUs festgelegt), um sicherzustellen, dass in jedem Fall nur eine Seite gleichzeitig Schreibrechte für denselben Speicherbereich erhalten kann.
Die Vorteile der “Mailbox-Methode” zur Entwicklung eines Dual-Port-RAM-Programms sind: ① Selbst wenn das Timing von verwandten Programmen auf beiden Seiten des Dual-Port-RAM nicht sorgfältig berücksichtigt wird, kann es sicherstellen, dass Lese-/Schreibkonflikte und Schreib-/Schreibkonflikte nicht auftreten, was besonders für die Kommunikation geeignet ist Häufige und komplexe Timing-Systeme; ② Reduzieren Sie die Korrelation von Programmen auf beiden Seiten des Dual-Port-RAM, erleichtern Sie die Strukturierung und Modularisierung des Programmdesigns und verbessern Sie die Wartbarkeit und Vererbbarkeit des Programms.
Datenübertragung der A/D-Wandlerkarte
Die ursprüngliche A/D-Wandlerkarte verwendet einen Ein-Chip-Mikrocomputer und ein Dual-Port-RAM, um die Funktionen der Datenerfassung und des Datenaustauschs mit dem unteren Computersystem zu realisieren. Ein-Chip-Mikrocomputer und Dual-Port-RAM-Systeme beinhalten eine große Anzahl von Chips, und ihr Stromverbrauch und ihre Wärmeentwicklung sind groß. Eine unzureichende Wärmeableitung beeinträchtigt die Stabilität des Schaltkreisbetriebs. Wie bei der GPS-Schnittstellenkarte müssen auch bei der Programmierung des Dual-Port-RAM viele Faktoren berücksichtigt werden. Wenn an einem Industriestandort starke elektromagnetische Störungen auftreten, wird die Datenübertragung beeinträchtigt, was dazu führt, dass sofort eine große Menge an fehlerhaften Daten auftritt. Zu diesem Zeitpunkt kann die von der ursprünglichen A/D-Wandlerkarte verwendete horizontale Paritätsprüfung keine gerade Anzahl von Fehlern erkennen und die Anforderungen nicht erfüllen.
Aus der Analyse geht hervor, dass das Steuersignal des Systems an die A/D-Wandlerkarte darin besteht, die Abtastung zu starten. Dieses Signal wird durch den von der GPS-Schnittstellenkarte gesendeten netzweiten synchronen Abtastimpuls bereitgestellt und ist rein hardwaremäßig implementiert, so dass die von der A/D-Wandlerkarte über den Bus übertragenen Daten, die hauptsächlich analoge Größen umfassen, alle in eine Richtung gesendet werden.
Daten und ihre Prüfcodegruppe sowie On-Board-Statusinformationen (z. B. FIFO-Status, Datenbereitschaftsstatus der A/D-Wandlerkarte usw.). Notieren der einzelnen Datenübertragung Richtung und der festen Datenausgabereihenfolge dieser Karte und unter Berücksichtigung der Datenmenge, die gepuffert werden muss, wurde der asynchrone FIFO IDT7201 von IDT als Ersatz für das ursprüngliche Dual-Port-RAM ausgewählt. Die Datenlese- und -schreiboperationen des FIFO können nur sequentiell durchgeführt werden. Die Lese- und Schreibvorgänge erfordern nur die Teilnahme der Signale /W und /R an der Steuerung und haben nichts mit dem Adressensignal zu tun, so dass die Schnittstellenschaltung einfach ist; gleichzeitig sorgen die Hardwareeigenschaften des FIFO dafür, dass es während des Gebrauchs nicht zu Konflikten kommen kann. Im Falle von Lese-/Schreibkonflikten ist die Zuverlässigkeit hoch, und die zugehörige Programmierung ist einfach und leicht zu implementieren.
Die Steuerlogik der A/D-Wandlerkarte wird durch einen komplexen programmierbaren Logikbaustein (CPLD) implementiert, und der Chip der Serie MAX7000 der Firma ALTERA wurde ausgewählt, um das ursprüngliche Ein-Chip-Mikrocomputersystem zu ersetzen. Die Vorteile von MAX7000 sind: ① Seine Programmierung erfolgt durch Modifizierung von Logikfunktionsmodulen mit festen Verbindungsschaltungen, so dass die maximale Verzögerung zwischen Eingang und Ausgang vorhersehbar ist; ② Seine Logikblockverbindung ist stückweise und hat eine höhere Betriebsfrequenz; ③Hohes Integrationsniveau, geeignet für die Implementierung komplexerer Zustandsmaschinen und Steuerschaltungen.
Das Zustandsdiagramm der A/D-Wandlungskarte CPLD ist in Abbildung 2 dargestellt. Die vom CPLD implementierte Steuerlogik umfasst hauptsächlich Folgendes: ① A/D-Wandlung, z. B. Starten der Wandlung, Umschalten von Kanälen, Warten auf Daten, Speichern von Daten usw.; ② Anzeige von On-Board-Statusinformationen, z. B. FIFO-Status, Fortschritt der Stamm-Zustandsmaschine, eine Reihe von Flags für das Ende der Datenerfassung usw. Dadurch wird sichergestellt, dass die Hauptsteuerungsprozessorkarte V40 Abtastdaten in Echtzeit und genau erhalten kann; ③ Implementierung einer zyklischen Redundanzprüfung (CRC) für einen Satz gesammelter Daten.
Wie aus Abbildung 1 ersichtlich ist, muss eine große Menge analoger Daten den STD-Bus, die ARCnet-Netzwerkkarte des unteren Computers und die Netzwerkkarte des oberen Computers durchlaufen, bevor sie schließlich zur Verwendung an den Speicher des oberen Computers gesendet werden können. Die Synchronisierung der analogen Daten über das gesamte Netzwerk ist ein wichtiger Bestandteil der Datenübertragung. Um die hohe Zuverlässigkeit der analogen Daten zu gewährleisten, die von der A/D-Wandlerkarte an den Host-Computer gesendet werden, ist es notwendig, die Datenpakete auf Fehler zu überprüfen. Wenn ein plötzlicher Fehler in den vom Host-Computer empfangenen Daten festgestellt wird, wird die Verwendung dieses Datensatzes aufgegeben, um die Zuverlässigkeit der Datenübertragung zu verbessern.
Die A/D-Wandlerkarte verwendet zunächst eine horizontale Paritätsprüfung, d. h., die Paritätsprüfung wird für das gleiche Bit jedes Zeichens in der gleichen Datengruppe durchgeführt, und schließlich wird ein Prüfwort erhalten Dieses Fehlererkennungsschema ist einfach und leicht zu implementieren, aber wenn eine gerade Anzahl von Burst-Fehlern in den entsprechenden Bits für XOR auftreten, ist dieses Schema
Schlüsselwörter: Gateway für das Internet der Dinge
